触发器
# x1.概述
能够存储1位二值信号的基本单元电路统称为触发器。 具有记忆功能的基本逻辑单元
# 1.基本特性
第一，具有两个能自行保持的稳定状态，用来表示逻辑状态 的0和1，或二进制数的0和1。 第二，根据不同的输入信号可以置成1或0状态。
一个触发器可存储 1 位二进制数码
# 2.作用
触发器和门电路是构成数字电路的基本单元。
触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。
门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。
# 3.类型
根据电路结构不同分为 ：基本RS触发器、同步触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器
根据逻辑功能不同分为 ：RS触发器、JK触发器、T触发器、D 触发器等几种类型。
根据存储数据原理不同分为：动态触发器和静态触发器
# x2.基本RS触发器
# 1.或非门组成的RS触发器
# 1-1.相关概念和电路结构
初态（Q^n^）：触发器在接收信号之前状态
次态（Q^n+1^）：触发器在接收信号之后所建立的新的稳定状态
触发器的特性表（或功能表）：含有状态变量的真值表
注意：触发器新的状态不仅与输入状态有关，而且与触发器原来的状态有关。
Q是状态变量。
# 1-2.特性表
==如果同时输入1，则输出状态是$Q,\overline{Q}$均为0==，被称为==不定态==，此时不是正常工作状态。
因此需要有约束SR=0来使其正常运行。
# 2.与非门组成的RS触发器
# 2-1.电路结构
# 2-2.特性表
注意：触发器置1端和置0端输入和输出均相反，即用平常表示是S=1，R=0，Q^n+1^=1，此时是$\overline{S}=0，\overline{R}=1，\overline{Q}=0$，这两者均对。
==如果同时输入1，则输出状态是$Q,\overline{Q}$均为1==，被称为==不定态==。
注意：此时仍是SR=0约束。
# 3.动作特点
例子：
# x3.同步RS触发器
# 1.基本概念
在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。因此，需要增加一个时钟控制端 CP。
（CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 ）
具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。
（同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。 ）
# 2.电路结构
# 3.特性表
# 4*.异步置位输入端和异步复位输入端
在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在同步RS触发器电路上往往还设置有专门的异步置位输入端和异步复位输入端。
# 5.动作特点
# 6.D型锁存器
# x4.主从触发器
# 1.普通主从触发器
# 1-1.电路结构
即两个触发器连接在一起就是主从触发器，但是两者的CP端输入是相反的，所以只能同时正常运行一个。
当CP=1时，主触发器根据S和R的状态翻转而从触发器保持原来状态不变
当CP由高电平返回低电平时，门G7、G8被封锁，此后无论S、R的状态如何改变，在CP=0的全部时间里主触发器的状态不再改变。门G3、G4被打开，==从触发器按照与主触发器相同的状态翻转==。
# 1-2.特性表
# 1-3.动作特点【判断方法】
例子：
判断方法：
上图中，Q的状态变化一直是由CP和Q'决定的，当CP处于“下降沿”时，Q才可能发生改变，此时的Q根据Q'的值来改变，如果Q'=1，则Q的置1端为1，Q=1，相反则为0。
但是，==如果在CP处于“下降沿”的整个突起过程中SR的状态都没有改变==，就可以直接通过SR的状态来判断Q的值，即利用特性表的值来判断，因为此时的Q'一定没有改变。
但是如果发生过改变，则需要推出Q'的状态来判断！
# 1-4.缺点：
主从RS触发器的缺点：
(1)本身是同步RS触发器，所以在CP=1间，$Q',\overline{Q'}$状态仍会随S，R的变化而多次改变。
(2)在S=R=1时，触发器次态不确定，所以RS触发器仍遵守RS=0的约束条件
为了使用方便，希望即使出现了S=R=1的情况，触发器的次态也是确定的，因而需要进一步改进触发器的电路结构。
# 2.JK主从触发器
# 2-1.电路结构
具有多输入端的主从 J K 触发器：
类似上者，只是将单输入改成了多输入端。
# 2-2.特性表
此时JK主从触发器消除了不定态状态，当JK端同时输入1时，Q状态必定发生改变，因此没有类似SR=0的约束。
# 2-3.动作特点
判断方法类似于上面普通主从触发器：1-3.动作特点【判断方法】
(1)触发器的翻转分两步动作。第一步，在 CP=1期间主触发器接收输入端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，所以$Q'，\overline{Q'}$端状态的改变发生在CP下降沿。
(2) 主从RS触发器:因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。
(3)JK触发器：==CP=1期间主触发器动作，主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态==。 【其实是从Q此时状态到下一次改变状态的期间，主触发器只有可能改变一次，解释如下：】
（1）当Q＝0时，K被锁定为0，此时J,K输入只能为（1,0）和（0,0）。主触发器只能实现置1和保持功能。
- 若主触发器原态为1，则保持不变；
- 若主触发器原态为0，且输入为（1,0），则输出变为1，然后保持不变，一共只能发生一次翻转；输入为（0，0），则一直不翻转。一共最多发生一次翻转。
（2）当Q＝1时，J被锁定为0，此时J,K输入只能为（0,1）和（0,0）。主触发器只能实现置0和保持功能。
- 若主触发器原态为0，则保持不变；
- 若主触发器原态为1，且输入为（0,1），则输出变为0，然后保持不变，一共只能发生一次翻转；输入为（0，0），则一直不翻转。一共最多发生一次翻转。 综上所述：主触发器在时钟高电平期间，最多翻转一次，所以称之为一次翻转问题。
注意：==只有在CP=1的全部时间里输入状态始终未变的条件下，用CP下降沿到达时输入的状态决定触发器的次态==。否则，必须考虑CP=1期间输入状态的全部变化过程，才能确定CP下降沿到达时触发器的次态。
例子：
# x5.触发器的逻辑功能及其描述方法
# 1.触发器按逻辑功能的分类
按照逻辑功能的不同特点，通常将时钟控制的触发器分为RS触发器、JK触发器、T触发器和D触发器。
凡在时钟信号作用下逻辑功能符合 表5.3.1特性表所规定的逻辑功功能者， 叫做RS 触发器：
# 2.特性方程和状态转移图
# 2-1.RS触发器
把表5.3.1特性表所规定的逻辑关系写成逻辑函数式，则得到：
利用约束条件化简，得出：
式（5.3.1）称为RS触发器的特性方程
# 2-2.JK触发器
特性方程： $$ Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n $$
# 2-3.T触发器
在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T触发器。
特性方程： $$ Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n $$
# 2-4.D触发器
特性方程： $$ Q^{n+1}=D $$
# 3.触发器的电路结构和逻辑功能的关系
JK触发器的逻辑功能最强，它包含了RS触发器和T触发器的所有逻辑功能
JK触发器的J、K端当作S、R端使用，就可以实现RS触发器的功能。
JK触发器的J、K端连在一起当作T端使用，就可以实现T触发器的功能
目前生产的时钟控制触发器定型产品中只有JK触发器和D触发器两大类